Towards optimized multiplierless arithmetic circuits - Ecole Centrale de Nantes Access content directly
Theses Year : 2023

Towards optimized multiplierless arithmetic circuits

Optimisation pour l’implémentation de circuits arithmétiques sans multiplication

Rémi Garcia
  • Function : Author
  • PersonId : 1390576
  • IdRef : 278694926

Abstract

Embedded computing is ubiquitous and requires efficient implementations with tight constraints on available resources. Such implementations are time-consuming and require combined expertise between electronic circuits and computer arithmetic. This thesis studies the automatic design of multiple constant multiplication (MCM) operators, essential for implementation on Field- Programmable Gate Arrays. Behind an easyto- use interface, the tool proposed in this thesis is based on mathematical modeling, enabling automatic exploration of a large design space. One of the major contributions of this thesis is the finer estimation of the hardware cost for basic arithmetic operators and a formulation in the form of an optimization problem. Various operations research techniques have been explored, including the use of cutting planes or symmetry breaking constraints. This work proposes different variants of MCM: from the use of internal truncations verifying a circuit output error bound, to the integration of pipeline layers. Finally, evaluation of the proposed methods shows significant gains in resource consumption, particularly when used for digital filter design.
Les calculs embarqués sont omniprésents et ont besoin d’implémentations efficaces avec des contraintes fortes sur les ressources disponibles. De telles implémentations sont chronophages et requièrent une expertise combinée entre circuits électroniques et arithmétique des ordinateurs. Cette thèse étudie la conception automatique d’opérateurs de multiplication par plusieurs constantes (MCM), indispensables pour les calculs numériques sur Field- Programmable Gate Array. Derrière une interface simple à utiliser, l’outil proposé dans cette thèse se base sur la modélisation mathématique permettant une exploration automatique d’un grand espace de conception. Une des contributions majeures de cette thèse est l’estimation plus fine du coût matériel pour des opérateurs arithmétiques de base et une formulation sous forme d’un problème d’optimisation. Différentes techniques de recherche opérationnelle ont été explorées, incluant l’utilisation de plans coupants ou de contraintes de cassage de symétries. Ce travail propose différentes variantes de MCM : de l’utilisation de troncatures internes vérifiant une borne d’erreur de sortie du circuit, à l’intégration de couches de pipelines. Finalement, l’évaluation des méthodes proposée démontre des gains significatifs en consommation de ressources, notamment utilisé pour la conception de filtres numériques.
Fichier principal
Vignette du fichier
GARCIARemi.pdf (2.25 Mo) Télécharger le fichier
Origin Version validated by the jury (STAR)

Dates and versions

tel-04606847 , version 1 (10-06-2024)

Identifiers

  • HAL Id : tel-04606847 , version 1

Cite

Rémi Garcia. Towards optimized multiplierless arithmetic circuits. Computer Science [cs]. Nantes Université, 2023. English. ⟨NNT : 2023NANU4039⟩. ⟨tel-04606847⟩
4 View
0 Download

Share

Gmail Mastodon Facebook X LinkedIn More